SEP 0 3 2003 355

Approved for use through 10/31/2002. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

10/604,684

08/10/2003

Ming-Hsun Hsu

**Application Number** 

**First Named Inventor** 

**Filing Date** 

# TRANSMITTAL FORM

(to be used for all correspondence after initial filing)		Group Art Unit	}			
			Examiner Name	•		
Total Number of Pages in This Submission 3			Attorney Docket Number VIAP0073USA			
		ENCL	OSURES	(check a	II that apply)	
Fee Transmittal Form Fee Attached Amendment / Reply After Final Affidavits/dec Extension of Time R Express Abandonme Information Disclosu V Certified Copy of Pri Document(s) Response to Missing Incomplete Application	claration(s) equest ent Request ure Statement iority g Parts/	Drawing Licensin Petition Provision Power of Change Address Termina Reques	nent Papers Application)  (s)  g-related Papers  to Convert to a  nal Application of Attorney, Revoca	ation	After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information  Status Letter Other Enclosure(s) (please identify below):	
Response to	Missing Parts R 1.52 or 1.53					
	SIGNATU	RE OF APPLI	CANT, ATTORN	EY, OR A	GENT	
Firm or Individual name	Winston Hsu,	Reg. No.: 4	41,526			
Signature	Signature Winters Hay					
Date	97-91-93					
		CERTIFIC	ATE OF MAIL	NG		
I hereby certify that this commail in an envelope address					e with sufficient postage as first class ite:	
Typed or printed name						
Signature  Burden Hour Statement: This form	m is estimated to take 0.	2 hours to complete	e. Time will vary dep	Date ending upon	the needs of the individual case. Any comments	

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

PTO/SB/17 (01-03) Approved for use through 04/30/2003. OMB 0651-0032 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# **FEE TRANSMITTAL** for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$)	0.	00
1 1	•	V

Complete if Known			
Application Number	10/604,684		
Filing Date	8/10/2003		
First Named Inventor	Ming-Hsun Hsu		
Examiner Name			
Art Unit			
Attorney Docket No.	VIAP0073USA		

METHOD OF PAYMENT (check all that apply)			FEE CALCULATION (continued)						
Check Credit card Money Other None 3. ADDITIONAL FEES									
Deposit Account:	Order L	<u>Large</u>	Entity	Small	Entity	,			
Deposit 50.06		Fee Code		Fee Code	Fee (\$)	Fee I	Description		Fee Paid
Account 50-08 Number		1051	130	2051	65	Surcharge - late	e filing fee or o	ath	
Deposit Account Name	America International Patent Office	1052	50	2052	25	Surcharge - late cover sheet	provisional fili	ing fee or	
	authorized to: (check all that apply)	1053	130	1053		Non-English spe			
Charge fee(s) indica	and the second s	1812	2,520	1812		For filing a requi	· ·		
	al fee(s) during the pendency of this application	1804	920*	1804	920*	Requesting pub Examiner action		prior to	
	ted below, except for the filing fee	1805	1,840*	1805	1,840*	Requesting put Examiner action		after	] ]
to the above-identified d		1251	110	2251	55	Extension for re		month	
	EE CALCULATION	1252	410	2252			•		
1. BASIC FILING		1253	930	2253		Extension for re	•		
Large Entity Small Entitle Fee Fee Fee Fee		1	1,450	2254					
Code (\$) Code (\$		•		ľ			-		
	75 Utility filing fee		1,970	2255			•	·	
1002 330 2002 10		1401	320	2401		Notice of Appe			
	60 Plant filing fee	1402	320	2402		Filing a brief in		appeal	
1004 750 2004 3	~ }	1403	280	2403		Request for ora	•		<b> </b>
1005 160 2005 8	Provisional filing fee		1,510			Petition to instit	-		
,	SUBTOTAL (1) (\$) 0.00	1452		2452		Petition to reviv	re - unavoidabl	le	
2 EXTRA CLAIM	FEES FOR UTILITY AND REISSUE		1,300	2453		Petition to reviv		nal	
	Fee from	1501	1,300	2501		Utility issue fee	•		
Total Claims	Extra Claims below Fee Paid		470	2502		Design issue fe			
Independent	- 3** = X	1503	630	2503		Plant issue fee			
Claims Multiple Dependent		1460	130	1460		Petitions to the			
Lorgo Entitus Comellis		1807	50	180		Processing fee			<b> </b>
Large Entity   Small   Fee Fee Fee		1806	180	180	6 180	Submission of I			
Code (\$) Code		8021	40	802	1 40	Recording each property (times	n patent assign number of pro	nment per operties)	
1202 18 2202		1809	750	280	9 375	Filing a submis	sion after final	•	
1201 84 220° 1203 280 220°		1810	750	204	n 375	37 CFR 1.129 For each additi	` ''	to be	
1204 84 220		1010	730	281	u 3/5	examined (37 (			
1204 04 2204	over original patent	1801	750	2801	375	Request for C	ontinued Exam	nination (RCE)	ļ [
1205 18 2209	5 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for earlier of a design app	•	ination	
SUBTOTAL (2) (\$) 0.00 Other for							·		<u></u> _
**or number previously paid, if greater; For Reissues, see above *Reduced by Basic Filing Fee Paid SUBTOTAL (3) (\$					(3) (\$) 0.00				
							(Complete (if		
SUBMITTED BY	Winston Hsu	F	Registra	tion No	).	506			·
Name (Print/Type)			Attorney	/Agent)	41,	,526		86289237350	
Signature	Musto	27	4	201			Date	8/29	1200

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.




PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy YES	Attached? NO		
092118523	Taiwan, R.O.C.	07/07/2003					
••							

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



## 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 07 月 07 日

Application Date

申 請 案 號: 092118523

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 Director General

祭練生

發文日期: 西元2003 年 8 月 日

Issue Date

發文字號:

09220785010

Serial No.

申請日期:	IPC分類
申請案號:	

	·	發明專利說明書
_	中文	以相異拌碼起始數種與重設時間產生各埠傳輸訊號之多埠網路介面電路與相關方法
發明名稱	英文	Multi-Port Network Interface Circuit And Related Method For Scrambling Codes Of Different Ports With Different Seeds And Resetting Signal Transmission of Different Ports At Different Time.
	姓名(中文)	1. 許銘勛
=	姓 名 (英文)	1. Hsu, Ming-Hsun
發明人 (共2人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中文)	1. 台北縣新店市中正路五三三號八樓
	住居所(英文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
Ξ	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所(營業所)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所(營業所)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan R.O.C.
	代表人(中文)	1.王雪紅
	代表人(英文)	1. Wang, Hsueh-Hung

申請日期:	IPC分類
申請案號:	

(以上各欄	由本局填	發明專利說明書	-
	中文		
發明名稱	英文		·
	姓名(中文)	2. 張建誠	
-	姓 名 (英文)	2. Chang, Chien-Cheng	*
發明人 (共2人)	國籍(中英文)	2. 中華民國 TW	
	住居所(中 文)	2. 台北縣新店市中正路五三三號八樓	
	住居所(英文)	2.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiw R.O.C.	an,
	名稱或 姓 名 (中文)		
	名稱或 姓 名 (英文)		
=	國籍(中英文)		
申請人(共1人)	住居所 (營業所) (中 文)		
	住居所 (營業所) (英 文)		
	代表人 (中文)		
	代表人(英文)		
W.E.			



四、中文發明摘要 (發明名稱:以相異拌碼起始數種與重設時間產生各埠傳輸訊號之多埠網路介面電路與相關方法)

本發明係提供一種多埠網路介面電路及相關控制方法。該網路介面電路係用來以複數個多埠實體層電路來對複數個網路節點傳輸訊號;其中各實體層電路係以不同的數種(seed)對相異埠之傳輸訊號進行拌碼,而該網路介面電路係於不同時間重設各實體層電路,使各實體層電路係於不同的時間開始傳輸訊號。

五、(一)本案代表圖為圖四。

(二)本案代表圖之元件代表符號簡單說明

50 網路介面電路 54A-54B 實體層電路

58A-58D 編碼器

62A-62D 接收埠

66A-66B 重設電路

52 媒體存取電路

56A-56D 拌碼器


60A-60D 傳輸埠


64A-64D 網路節點

68A-68B 重設訊號

#### 六、英文發明摘要 (發明名稱:)

A multi-port network interface circuit and related control method. The network interface ircuit has a plurality of PHY circuits, each of the PHY circuit is used for transmitting signals to a plurality of corresponding network nodes via different ports. Wherein each of the PHY circuits scrambles signals transmitted at different ports with different seeds, and the





四、中文發明摘要 (發明名稱:以相異拌碼起始數種與重設時間產生各埠傳輸訊號之多埠網 路介面電路與相關方法)

70A-70B 接收電路

72A-72D 亂數產生器

OP 邏輯運算

Sp(1)-Sp(N) 數種

E1-E4 輸出埠

CL1-CL4 控制埠

RS1-RS4 重設端

訊號

直流電源

Ra、Rb 電阻

Ca、Cb 電容

M1-M4 \ N1-N4 \ K1-K4


N0

六、英文發明摘要 (發明名稱:)

network interface circuit resets different PHY circuits at different time such that each of the HY circuits starts to transmit signals at different time.



一、本案已向		•		
國家(地區)申請專利	申請日期	案 號	主張專利法第二	十四條第一項優量
		0):		
	÷ .	ケ		
	ē	71115	*	e e e e e e e e e e e e e e e e e e e
			· Yo	
二、□主張專利法第二十.	五條之一第一項	頁優先權:		*
申請案號:		無		
日期:				
三、主張本案係符合專利	法第二十條第-	-項□第一款但書:	或□第二款但書規定	之期間
二工队件系统的可引				
日期:				
四、□有關微生物已寄存	於國外:			
寄存國家:				
寄存機構:		無		
寄存日期:				
寄存號碼:				
□有關微生物已寄存	於國內(本局所	指定之寄存機構)		
寄存機構:		<b>L</b>		
寄存日期:		無		
寄存號碼:				
□熟習該項技術者易	於獲得,不須寄	·存。		



#### 五、發明說明 (1)

發明所屬之技術領域


本發明係提供一種多埠網路介面電路及相關控制方法,尤指一種能以不同數種(seed)對各埠訊號拌碼,並以不同重設(reset)時間使各埠訊號傳輸不會同時發生資料轉換(transition)的網路介面電路及相關控制方法。

#### 先前技術

在現代化的資訊社會中,能夠快速交換資料、數 意、情報及知識的電腦網路,已成為人際交流、技術發展最重要的資源之一。有效地擴張、加速網路基礎建設,也已成為資訊業界乃至於政府致力推廣實施的重點工作。

要將不同的電腦終端機連接為網路,可以使用不同的網路連接拓樸(topology)。在這些連接拓樸中,終端機(可以是電腦、記憶儲存裝置或是網路印表機等等)可被視為網路的網路節點(node);各網路節點間直接、間接的連接,就能形成一網路。舉例來說,時下被廣泛運用的10BASE T或 100BASE T之區域網路(LAN, Local Access Network)中,即以星狀的拓樸來形成網路;各個終端機可分別連接至一集線器 (hub)或交換器 (switch),再與其他的網路節點或是其他的網路設備(像是其他的







#### 五、發明說明 (2)

集線器、交換器或路由器)連接,就能集結成一網路,並透過網路上的各種網路設備在各網路節點間交換資料。換句話說,像是集線器、交換器或路由器這些網路設備,能把各個單獨的網路節點連接起來,最後形成能夠互通資訊的龐大網路,讓各終端機的使用者能在廣大的網路中存取豐富的網路資源。

要協調各網路節點間往來的資料,這些用 接各網路節點的網路設備多半具有多個用來交換資料的 網路連接埠,每一個網路連接埠連接於一網路節點 \*.他的網路設備)。透過一網路介面電路,這些網路設 備就能經由多個不同的網路連接埠向各網路節點傳 料訊號, 並接收由各網路節點發出的資料訊號,達到網 路互連的功能。請參考圖一。圖一即為一習知之多埠網 路介面電路10的功能方塊圖;網路介面電路10可以是使 用集線器、交換器或路由器等網路設備中的網路介面電 路。為了實現多埠網路連接的功能,網路介面電路10中 設有一媒體存取電路 12, 並以複數個多埠的實體層電路 對多個節點進行訊號收發與資料交換。為了精簡說明, -中的代表性示意例,是假設網路介面電路10中具 有兩個實體層電路 14A、 14B, 每個多埠的 14A、14B則可用來和兩個網路節點(終端機)交換資 料,使得網路介面電路10能同時和四個網路節點24A至 24D分别交换資料。而在現代的網路介面電路中,已可使






#### 五、發明說明 (3)

用三個八埠實體層電路組合出二十四埠的網路介面電路,以實現出在二十四個網路節點間的交換器。

在網路介面電路10中,媒體存取電路12用來控制各 實體層電路對各網路節點的訊號接收、傳輸,以實現開 放互連架構 (OSI, Open System Interconnection)下媒 體存取 (MAC, Medium Access Control)層的功能; 各實 體層電路 14A、 14B則用來實現實體層 (PHY)的功能。要傳 輸至各網路節點 24A至 24D的資料,會由媒體存取電路 12 封 裝 為 封 包 , 分 別 由 輸 出 埠 Ep1至 Ep4傳 輸 至 實 體 層 電 路 '4A、14B。在各實體層電路14A、14B中,分別設有拌碼 器 16A至 16D、編碼器 18A至 18D,分別針對要傳輸至網路 節點 24A至 24D的封包進行訊號處理,再由對應的傳輸埠 20A至 20D, 將處理後之訊號傳輸至對應的網路節點 24A至 24D,如圖一所示。由網路節點 24A至 24B、 24C至 24D回傳 至網路介面電路 10的訊號,則會分別經由各實體層電路 14A、14B對應之接收埠22A至22B、22C至22D回傳至接收 電路 30A、30B, 由接收電路 30A、30B進行必要的訊號處 ,再回傳至媒體存取電路12。換句話說,各傳輸埠20A 至 20D、接收埠 22A至 22D就分别形成對網路節點 24A至 24D 的網路連接埠,使網路介面電路10能和這些網路節點交 換資料。在實際實施圖一的網路介面電路10時,傳輸至 各網路節點的訊號會以差動訊號的形式,分別透過對應 的傳輸埠以絞線對 (twisted pair) 同時將兩個互為反







#### 五、發明說明(4)

相的訊號傳輸至對應的網路節點。同理,各網路節點也是以互為反相的兩個訊號將資料傳輸至網路介面電路 10的對應接收埠。除了透過實體層電路 14A、14B對各個網路節點 24A至 24D收發訊號外,媒體存取電路 12還能向各實體層 14A、14B的控制埠 CL1、CL2發出控制指令,控制實體層電路 14A、14B的運作。就像所有序向邏輯控制的電路一樣,實體層電路 14A、14B也分別設有一重設端RS1、RS2;如圖一中所示,網路介面電路 10中的重設電路 28則是以一重設訊號 28同時觸發實體層電路 14A、14B 中所有的序向準制程序、狀態機制 (state machine)及暫存器中的資料全都回歸至初始值,並重新開始運作。

網路介面電路 10對各網路節點 24A至 24D進行資料收發的情形可進一步描述如下。舉例來說,假設媒體存取電路 12有一筆資料要傳輸至網路節點 24A,媒體存取電路 12會將這筆資料加上標頭 (header)、媒體存取位址 (MAC address) 及錯誤檢查碼等資訊,以將該筆資料封裝為一封包,並透過輸出埠 Ep1以一訊號 Mp1將此封包傳輸至實體層電路 14A中的拌碼器 (scrambler)16A;拌碼器 16A中設有一亂數產生器 32A,可在複數個數種 (seed)Sp(1)、Sp(2)到 Sp(N)中選出一數種以產生出一拌波碼 Sc0,並將拌波碼 Sc0與訊號 Mp1進行一邏輯運算 OP0,產生出拌碼後的訊號 Np1。訊號 Np1會繼續傳輸至編碼器 18A,由編碼器






#### 五、發明說明 (5)

18A加以編碼(如 100BASE T區域網路下的 MLT 3編碼)或調變、增加訊號強度功率,並形成對應的訊號 Kp1,經由傳輸埠 20A傳輸至網路節點 24A。由網路節點 24透過接收埠 22A傳送的訊號會由接收電路 30A接收,並加以解調變或解碼、解拌碼,還原為封包,再回傳至媒體存取電路 12,由媒體存取電路 12解封裝,取出封包中的資料。同理,要傳輸至網路節點 24B至 24D的封包訊號 Mp2至 Mp4,會分別在拌碼器 16B至 16D中與對應亂數產生器 32B至 32D產生的拌波碼進行邏輯運算 OPO,產生出對應的訊號 Np2至 Np4,再分別經由編碼器 18B至 18D進行必要的編碼,形

在網路介面電路 10實際與一網路節點(以網路節點 24 A為例)交換資料時,拌碼器 16 A每隔一段預設的時間就會依數種的順序變更亂數產生器 32 A產生亂數拌波碼 Sc 0所根據的數種。舉例來說,在某時刻亂數產生器 32 A是根據數種 Sp(1)來產生拌波碼 Sc 0以對訊號 Mp 1拌碼,經過該預設時間後亂數產生器 32 A就會依序改以數種 Sp(2)來產生拌波碼 Sc 0,再經過另一段預設時間後,亂數產生器會再改以數種 Sp(3)來產生拌波碼 Sc 0,如此依序地改用各數種,等用到最後一個數種 Sp(N)後,亂數產生器 32 A會重新循環,再度依照數種 Sp(1)、Sp(2)、Sp(3)等等的順序,每隔一段預設時間就依序改變產生亂數的數種。請參考圖二。圖二即以圖一中的拌碼器 16 A為例,來







#### 五、發明說明 (6)

說明網路介面電路 10中各拌碼器的功能方塊圖。在拌碼器 16A中,亂數產生器 32A是以複數個暫存單元 34暫存一數種 (譬如說是數種 Sp(n))的各個位元,並以位移、互斥或 36之運算來產生拌波碼 Sc0(其實就是根據數種 Sp(n)產生的亂數)。拌波碼 Sc0再跟訊號 Mp1中的各個位元進行邏輯運算 OPO(一般都是互斥或運算),就能產生出拌碼後的訊號 Np1。訊號 Np1經過編碼器 18A的編碼,就能產生出對應的訊號 Kp1。


請再度參考圖一。當網路節點 24A接收到網路介面電 10經過編碼、拌碼的訊號 Kp1後,會先將其解碼 (也就是將訊號 Kp1還原為訊號 Mp1),再經過解拌碼 (也就是將訊號 Np1還原為訊號 Mp1),以還原出網路介面電路 10要傳輸至網路節點 24A的封包。其中,編碼、解碼在網路協定中已有既定的規範,只要網路中交換資料的雙方採用相同的網路協定,其中一方就能順利地將對方編碼後的武脈解碼。而在拌碼的過程中,亂數產生器 32A的運作方式、邏輯運算 0P0以及各數種 Sp(1)、Sp(2)到 Sp(N)的數值內容及順序也都在網路協定的規範中。不過,接收訊號的一方,並不知道傳輸訊號的一方是由那個數種開始產生拌波碼。舉例來說,當網路介面電路 10要傳輸訊號至網路節點 24A時,一開始可能就是以數種 Sp(2)來產生拌波碼 Sc0並進行拌碼,並每隔一段預設時間依序輪換使用數種 Sp(3)、Sp(4)等來進行拌波。不過,在上述






#### 五、發明說明 (7)

過程中,網路介面電路 10並不會通知網路節點 24A拌碼器 16A拌碼所使用的數種;在不知道拌碼數種的情況下,網 路節點 24A是無法進行解拌碼的。為了要使網路節點 24A 能順利地解拌碼,網路介面電路10要和網路節點2A建立 聯繫 (link)時, 媒體存取電路 12會先以預設的情態模式 (idle pattern)訊號 (譬如說是預設數目個連續的數位 「O」資料)形成訊號 Mp1, 經過拌碼、編碼後傳輸至網 路節點 24A。依據網路協定,網路節點 24A知道網路介面 電路10一開始傳來的會是惰態模式訊號,也預先知道惰 態模式訊號的資料內容,在此情況下,網路節點 24A就能 解出網路介面電路 10拌碼所用的數種。在解出拌碼器 16A所使用的數種後,網路節點 24A就能依據此數種來進 行解拌碼(相當於將訊號 Npl還原為 Mpl),順利地還原 出由網路介面電路10傳來的封包。即使在經過預設時間 後拌碼器 16A會依序改用另一數種進行拌碼,網路節點 24A也可由網路協定中知道下一個數種為何。舉例來說, 若網路節點 24A解出情態模式訊號是以數種 Sp(2)進行拌 碼,依據網路協定的規定,網路節點24A就能知道網路介 面 雷 路 10接 下 來 將 以 數 種 Sp(3)、 Sp(4)之 順 序 改 變 拌 碼 所使用的數種,而網路節點 24A也就能同步地改變 所使用的數種,以便在後續的網路通訊過程中能繼續來 順利地解拌碼。除了在建立聯繫之初網路介面電路會發 出情態模式資料外,在資料交換期間網路雙方也會以 態模式訊號確認網路訊號傳輸的情形(像是網路聯繫是






#### 五、發明說明 (8)

否中斷等等)。在習知的網路介面電路 10中,各拌碼器 16A至 16D都是由相同的初始數種 Sp(1)開始依序替換數種;替換數種的順序當然也是相同的。



在網路介面電路中,拌碼、編碼的目的都是在使要 傳輸至網路的訊號具有較佳的電氣特性。在網路(尤其 是區域網路)訊號傳輸時,訊號的直流部分會在傳輸過 程中被濾去。若網路上傳輸之訊號中有多筆連續在一起 的數位「0」或數位「1」的位元資料(像是 「00000000」或「1111111」),這些連續的位元資料 传輸之波形都是連續的直線,僅有直流位準上的不同。 舉例來說,若要連續傳遞八個位元的數位 10」資料,其 波形只是在八個時脈週期中的維持為低位準的直流訊 號;連續八個位元的數位「1」之資料,只是在八個時脈 週期間維持為高位準的直流訊號;一旦傳輸過程中直流 部分被濾掉,高位準直流訊號就會被濾去,而網路上接 收訊號的一方就難以判斷另一方傳來的到底是連串的數 位「0」或是數位「1」;這也就是所謂「基準線漂移」 (baseline wander)現象。為了避免訊號中出現多個連續 在訊號傳輸至網路前, 編碼的過程來使訊號中數位「0」、數位「1」 的各個位元盡量交錯排列,減少多個相同位元排列在






#### 五、發明說明 (9)

請參考圖三(並同時參考圖一);圖三為圖一中網 路介面電路10運作時,各相關訊號 Mp1至 Mp4、 Np1至 Np4 以及 Kpl至 Kp4波形時序之示意圖;各波形之横軸為時 間,縱軸為波形大小。一般來說,當序向邏輯電路開時 運作之初,都會重設其序向控制程序及各狀態機制、暫 存器之值,從初始值重新開始整個序向控制程序。當圖 -中的網路介面電路10開始運作時,重設電路28也會以 同一重設訊號 28同時重設實體層電路 14A及 14B, 使實體 電路 14A及 14B由初始狀態開始序向控制程序;舉例來 說,各實體層電路中的拌碼器 16A至 16D都會統一由數種 ~p(1)開始進行拌碼。如圖三所示,由於實體層電路 14A、14B均同時被重設以開始作業,訊號 Mp1至 Mp4也是 同時被各個拌碼器 16A至 16D接收,以進行拌碼。如此一 來,訊號 Mpl至 Mp4中資料轉換(transition)發生的時間 也會實質相同。舉例來說,如圖三中所示,訊號 Mp1、 Mp2都會在時點 tp0由一筆數位「1」的位元資料轉換為一 筆數位「O」的位元資料;訊號Mp3、Mp4都會在時點tpl 由一筆數位「0」的資料轉換為數位「1」的資料,等 。另外,如前所述,當網路介面電路在和各網路節點 建立聯繫期間,都會以固定的惰態模式訊號發送至各網 路節點,所以網路介面電路 12傳輸至各個拌碼器 16A至 16D的訊號,很有可能都是相同的訊號(尤其是在與各網 路節點建立、維持聯繫時),如圖三中各訊號 Mp1至 Mp4 在時點tpO之前的樣子。







#### 五、發明說明 (10)

由於習知網路介面電路 10的各個拌碼器 16A至 16D皆 以相同的初始數種 Sp(1)開始進行拌碼,加上各個訊號 Mp1至 Mp4在時點 tp0前都是相同的訊號,拌碼後產生的訊 號 Np1至 Np4也都會是相同的;雖然在訊號 Np1至 Np4中, 連續之數位「0」或數位「1」之訊號會被拌碼打散,但 訊號 Np1至 Np4還是會在同一時間時發生相同的資料轉 换。舉例來說,在時點 tp3,訊號 Np1至 Np4會同時由數位 「 0」的資料轉換為數位「 1」的資料。經由編碼器 18A至 18D的編碼(像是 MLT-3編碼),訊號 Np1至 Np4會分別被 自碼為訊號 Kp1至 Kp4。由於訊號 Np1至 Np4在時點 tp0前為 相同的訊號,編碼後訊號 Kp1至 Kp4之對應部分也會呈現 相同的波形(在MLT-3的編碼中,原本由數位「0」 「1」組成的訊號,會被編碼為由數位「0」、「1」 「-1」組成的訊號,如圖三中所示意的)。就像訊號 Mp1 至 Mp4、訊號 Np1至 Np4中的情況一樣,由於實體層電路 14A、14B均同時被重設而開始運作,訊號 Kp1至 Kp4也會 在同一時間發生資料轉換。舉例來說,在時點 tp5,各訊 號 Kp1至 Kp4都會同時由數位「O」轉換為數位「1」之資 料;在時點 tp6,各訊號都會由數位「0」轉換為數位 1」的資料。


如習知技藝者所知,不論是拌碼、編碼之運作,或是要實際將訊號透過網路傳輸線傳輸至遠端的網路節






五、發明說明 (11)

都需要相當的功率來驅動相關訊號中的資料轉換 舉例來說,若某一電路要使輸出訊號由低位準的數位 0」轉換為高位準的數位「1」,等效上需要將網路介 面電路10的直流偏壓源以大電流對其輸出負載驅動 能把輸出訊號充電至高位準。同理,要使輸出訊號由高 位準降為低位準,等效上也需要以大電流將其輸出負載 拉低至網路介面電路 10的地端 (ground), 才能把輸出訊 號拉低至低位準。換句話說,一電路要驅動輸出訊號中 的資料轉換,必定要增加其對直流偏壓源的電流需求, 或是增加其向地端放電的電流。相對地,若在資料轉換 **後仍要維持訊號的位準,需要的功率、電流就能大幅減** 少。對網路介面電路來說,各拌碼器的等效輸出負載就 是對應的編碼器,各編碼器的資料經過緩衝就要透過網 路傳輸線傳輸至遠端的網路節點,所以拌碼器、編碼器 都會在驅動資料轉換時增加對直流偏壓端的電流需求, 或是向地端放電的電流。然而,在習知網路介面電路10 由於各訊號 Np1至 Np4、 Kp1至 Kp4都會在同一時間中 發生資料轉換,且各訊號中傳輸相同資料的機會也較高 因為各埠訊號皆使用相同數種來拌碼),所以各實體 層電路 14A、14B總體之電流、功率需求會在同一時間 起增加,使得網路介面電路10會在同一時間中同時大幅 增高對直流偏壓源的電流需求,或是增加對地端放電的 電流,並導致供電震盪 (power bounce)。一般來說,網 路介面電路10是以外部的直流偏壓源來供應其所需的功







#### 五、發明說明 (12)

率;若是網路介面電路 10中各相關電路為了要驅動相同的資料轉換而在同一時間增加電流需求,外部的直流偏壓源會無法平順地立即回應此電流需求,而造處路上的連波 (ripple),使得直流偏壓源無法維持對網路介面電路 10的穩定電流供應,連帶地危及網路介面電路 10的正常運作。同理,若網路介面電路 10在同一時間增加對地端放電的電流,地端的電壓可能會被突增的電流改變,使得網路介面電路 10中各電晶體偏壓失準,甚至造成不當的運作。


除了引起供電震盪之外,習知網路介面電路 1 0同時觸發之資料轉換,還容易引發各訊號電路、傳輸線間的串響 (cross-talk)。舉例來說,當訊號 Kp2、 Kp3在時點tp5同時都要由低位準升高至高位準,由於訊號電路 16 A、 16 B之間的相長性電氣耦合 (或說相位實質相等所引發的電氣耦合),訊號 Kp3會耦合到訊號 Kp2在同一時間升高位準的部分能量,使訊號 Kp3之訊號位準可能上升到比數位「1」標準高位準還高的位準,如圖三中虛線波形 37 a所示。換句話說,在升高到代表數位「1」的預設位準後,訊號 Kp3之訊號位準還會因電氣耦合而繼續上升,並超過線路額定的訊號位準,損壞訊號電路 (訊號 Kp2本身也會發生相同情況)。同理,在時點 tp7,訊號 Kp2率由零位準轉換至高位準,同時間訊號 Kp3也要由零位準轉換為低位準;訊號 Kp3在拉低至低位準的過程中,會因為






#### 五、發明說明 (13)

耦合到訊號 Kp2位準升高的部分能量而無法真正降低到代表數位「0」的標準低位準(或要用較長的反應時間才能降低到數位「0」的標準低位準),如虛線波形 37c所示;而訊號 Kp2也可能因為部分的能量被耦合至訊號 Kp3而無法真正升高到代表數位「1」的標準高位準(或要用較長時間才能升至高位準),如虛線波形 37b所示。一旦訊號 Kp1至 Kp4的波形發生上述的失真及延遲,就會導致資料誤判(像是將數位「0」之資料錯誤地變為數位「1」之資料)、訊號時序難以同步等等對網路資料傳輸不良的影響。





#### 五、發明說明 (14)


知技術中同時間相同的資料轉換所引發之供電震盪、電氣耦合乃至於波形失真,也就會變得更明顯。


#### 發明內容

因此,本發明之主要目的在於提供一種在多埠實體層電路中的各埠以不同的初始數種來拌碼、並於不同時間觸發相異多埠實體層電路訊號傳輸之網路介面電路以有效減少各實體層電路中訊號同時發生相同資料轉換之機會,並錯開不同實體層電路中資料轉換發生的時人以減少供電震盪及串響,克服習知技術的缺點。

在習知技術中,各實體層電路中於各埠拌碼之初始數種皆相同,並在同一時間被重設而開始訊號傳輸,使得習知技術之網路介面電路在各埠傳輸的訊號極易在同一時間內發生相同的資料轉換,導致供電震盪及串響等不利網路訊號傳輸的效應。

在本發明中,或是各實體層電路以不同的數種來對各均的說進行拌碼,或是在不同的時間重設相異的實體層電路,或是使用不同的拌碼器來進行拌碼,使得各實體層電路係在不同的時間被重設而開始運作,可以大幅減低各埠傳輸訊號在相同時間發生相同資料轉換的機會,進而降低供電震盪、串響對網路訊號傳輸的影響。






#### 五、發明說明 (15)

實施方式發明之詳細說明

在具體討論本發明所提出之多埠網路介面電路,以及說明如何由這個多埠網路介面電路之硬體架構來實現本發明所提出之相關控制方法之前。首先概略介紹一下本發明所提出之相關控制方法的大要,並特別強調本控制方法之重點在於其流程,特別是如何讓各埠訊號傳輸不會同時發生資料轉換的關鍵步驟,而與如和實現本控一方法之硬體手段並沒有關係。

在此,通常是對第一數種進行第二邏輯運算以產生







#### 五、發明說明 (16)

再者,通常係以相同的方式編碼第一傳輸訊號及第二傳輸訊號,並且此兩傳輸埠係用來將編碼後的第一傳輸訊號及編碼後的第二傳輸訊號分別傳輸至網路的對應網路節點。在此,此方式往往是將原本由數位「0」與「1」所組成的訊號編碼為由數位「0」、「1」與「-1」組成的訊號。

本控制方法也可以是一種使用於網路介面電路的方





#### 五、發明說明 (17)

在此,如何達到讓第一傳輸訊號與第二傳輸訊號能彼此相異的目標,有兩種常見的作法。一種是,讓第一拌波碼及第二拌波碼係實質相異,使得即使第一訊號與第二訊號相同,第一傳輸訊號及第二傳輸訊號亦為相異。另一種則是,在不同時間分別產生第一重設訊號及第二重設訊號,使得開始產生第一傳輸訊號的時間與開始產生第二傳輸訊號的時間並不相同。

接下來為本發明網路介面電路 50功能方塊之示意圖。類似於圖一中網路介面電路 10,多埠網路介面電路 50也可以是包含集線器與交換器,並係用來和多個網路節點交換資料、訊號。而網路介面電路 50也是以一媒體存取電路 52配合多個多埠實體層電路來與多個網路節點交換資料;為了精簡說明,在不妨礙本發明技術揭露之






#### 五、發明說明 (18)


本發明於圖四中的代表性實施例中,多埠網路 介面電路 50是以媒體存取電路 52配合兩個實體層電路 54A、54B,而各個作為訊號電路之實體層電路54A、54B 分别可連接於兩個網路節點,所以圖四中的網路介面電 路 50可同時和四個網路節點 64A至 64B交換資料。 一中網路介面電路10的配置,要傳輸至各網路節點的 資料會由媒體存取電路 52封裝為封包,經由各輸出埠 E1 至 E4傳輸至實體層電路 54A、 54B; 配合網路節點 64A至 64D, 實體層電路 54A、 54B中 分別設有拌碼器 56A至 56D, 以及編碼器 58A至 58D, 分別用來將要傳輸至網路節點 64A 64D的資料封包拌碼、編碼,再經由對應的傳輸埠60A 至 60D, 分別傳輸至網路節點 64A至 64D。由網路節點 64A 至 64D回傳至網路介面電路 50的訊號,會分別於接收埠 62A至 62D接收後傳輸至接收電路 70A及 70B以進行必要的 解碼、解拌碼;在接收電路70A、70B將接收訊號還原為 封包形式的資料後,就能回傳至媒體存取電路52進行進 一步的解封包,取出網路節點 64A至 64D傅來的資料

類似於圖一中的實體層電路 14A、14B,網路介面電路 50中的實體層電路 54A、54B也分別設有一控制埠 CL3、CL4,以接受媒體存取電路 52的控制而進行訊號處理。同樣地,實體層電路 54A、54B也分別設有一重設端 RS3、RS4;在由對應的重設端接收到重設訊號後,網路介面電路所有的序向控制程序、狀態機制、暫存器等等都會被





#### 五、發明說明 (19)



要改進習知技術因供電震盪及串響導致的負面效應,本發明與習知技術主要相異處有兩個。首先,本發明中的網路介面電路 50會在不同時間重設各實體層電路,使得各實體層電路會在不同的時間開始運作。要將各實體層電路直設之時間錯開,有兩種不同的實體層電路的式。如圖四中所示,本發明可以對不同的實體層電路的重 54A、54B分別設置不同的重設電路 66A、66B作為控制電路,分別以重設訊號 68A、68B觸發兩實體層電路的重設







#### 五、發明說明 (20)

端 RS3、 RS4, 來 重 設 對 應 的 實 體 層 電 路 54A、 54B。 假 設 圖四中各個實體層電路是在接到一個數位「1」的重設訊 號後即被觸發重設,則重設電路 66A、 66B就可以像圖四 中繪示的一樣,分別以在直流電源V偏壓下的電阻Ra、Rb 及電容 Ca、 Cb來產生對應的重設訊號 68A、 68B。 重設電 路 66A、 66B中的直流電源 V可以是網路介面電路 50的直流 偏壓電源;當網路介面電路50開始接收直流偏壓電源而 要開始運作時,直流電源V也就會分別透過電阻Ra、Rb同 時向電容 Ca、 Cb充電。以重設電路 66A為例,隨著電容 Ca 於節點 NO之電壓由低位準被充電至高位準,也就使重設 1號68A由數位「0」轉換至數位「1」。就如習知技藝者 |所知,只要電容電阻充電電路中電容值、電阻值之乘積 改變,就會改變充電電路中電壓上升的速度(也就是所 謂的時間常數, time constant)。換句話說,只要重設 電路 66A、 66B中 電 容 電 阻 值 之 乘 積 Ra\*Ca、 Rb\*Cb不 同, 重設訊號 68A、 68B就會在不同的時間由數位 1 0」改變為 數位「1」,以便在不同的時間重設實體層電路 54A、 54B。另外,由於媒體存取電路 52也能透過各實體層電路 的控制埠 CL3、 CL4以控制指令控制實體層電路重設, 設之指令, 54B就能在不同的時間重設

本發明與習知技術的另一相異處,就是本發明係在不同的拌碼器中使用不同數種來進行拌碼;這樣一來,






#### 五、發明說明 (21)

即使不同拌碼器拌碼前之訊號是相同的,因為拌碼之數 種不同,經過拌碼後的訊號也不同。如前所述,在拌碼 器拌碼時,每隔一段預設時間就會依序使用另一數種, 而網路協定中也已經規範了各數種之數值及排列的順 序。由於各數種是依序被循環使用,只要在不同的拌碼 器中選用不同的初始數種,即使各拌碼器每隔預設時間 就依序更换拌碼數種,各拌碼器拌碼之數種也會一直是 相異的。舉例來說,如圖四中所示,拌碼器 72A是以數種 Sp(1)為初始數種,也就是說,拌碼器72A在實體層電路 54A被重設而開始運作後,會先以數種 Sp(1)來進行拌 , 每隔一段時間依序改用 Sp(2)、 Sp(3)等等數種, 用 到數種 Sp(N)後,再循環依序使用數種 Sp(1)等等。要實 現本發明,拌碼器 72B可以用數種 Sp(2)為初始數種,在 拌碼器 72A以數種 Sp(1)拌碼時,拌碼器 72B則以數種 Sp(2) 來進行拌碼;當拌碼器 72 A依序改用數種 Sp(2)、Sp (3)等等時,拌碼器 72B則同步地依序以數種 Sp(2)之後的 數種 Sp(3)、 Sp(4)等 等 數 種 來 進 行 拌 碼 , 使 得 拌 碼 器 72A、72B一直都會以相異的數種來拌碼。由於各數種是 面電路 50於 不

請參考圖五(並一併參考圖四)。圖五為本發明網

用互異






#### 五、發明說明 (22)


路介面電路50運作時,相關訊號波形時序之示意圖;各 訊號波形之横軸為時間,縱軸為波形大小。如圖五所 示,由於本發明中各實體層電路 54A、 54B會在不同時間 被重設而開始運作,也會在相異的時間分別接收訊號 M1、M2及M3、M4, 並在不同的時間開始進行拌碼而產生 訊號 N1至 N4。假設實體層電路 54B是在一時段 td後才被觸 發重設的,實體層電路 54A、 54B間訊號(尤其是資料轉 换處)就有時段 td的誤差。如圖五所示,實體層電路 54A 中的訊號 N1、 N2在時點 t2發生資料轉換,實體層電路 54B之訊號 N3、N4發生資料轉換的時間就會錯開,要到時點 2+td才會發生資料轉換。此外,就如圖五所示意的,由 於拌碼器 56A、 56B拌碼所用的數種不同,即使訊號 M1、 M2為有部分相同的資料(像是惰態模式資料),拌碼後 所得的對應訊號 N1、N2也會相異,在同一時間發生相同 資料轉換的機會也就大幅降低。如圖五所示的編碼(像 是 MLT-3編碼)後訊號 K1至 K4,由於使用了不同的拌碼數 種,即使在同一實體層電路由相同訊號 M1、 M2衍生出來 的訊號 K1、K2,在同一時間發生相同資料轉換(也就是 位準)的機會也可有效減 同時由某 少。而在各實體層電路間,由於各實體層電路皆在不同 時間被觸發重設,不同實體層電路之訊號間也不會同時 發生資料轉換。像在圖五中,實體層電路 54A之訊號 K1、 K2會在時點 t3發生資料轉換,重設時間落後時段 td的實 體層電路 54B, 其訊號 K3、 K4就會在時點 t3+td才會發生






#### 五、發明說明 (23)

#### 資料轉換。




在習知技術中,各實體層電路會統一在同一時間被重設而開始運作,而各實體層電路中各埠拌碼的數種也相同,會導致各埠訊號在同一時間發生資料轉換(尤其是相同的資料轉換)。這樣一來,習知網路介面電路的時間,對直流偏壓源的電流需求以及對地端注入的電流都會在瞬間突然大幅增加;各訊號暫態資料轉換時的電氣耦合程度也會增加,導致串響。如前所述,現在






#### 五、發明說明 (24)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





#### 圖式簡單說明

#### 圖式之簡單說明

圖一為一習知網路介面電路功能方塊之示意圖;

圖二為圖一中拌碼器功能方塊之示意圖;

圖三為圖一中網路介面電路運作時相關訊號之波形時序圖;

圖四為本發明網路介面電路功能方塊之示意圖;以 及

圖五為圖四中網路介面電路運作時相關訊號波形時序之示意圖。

### 圖式之符號說明

10、50 網路介面電路 12、52 媒體存取電路

14A-14B、54A-54B 實體層電路

16A-16D、56A-56D 拌碼器

18A-18D、58A-58D 編碼器

20A-20D、60A-60D 傳輸埠

22A-22D、62A-62D 接收埠


24A-24D、64A-64D 網路節點

26、66A-66B 重設電路

28、68A-68B 重設訊號

30A-30B、70A-70B 接收電路

32A-32D、72A-72D 亂數產生器



#### 圖式簡單說明

34 暫存單元

36 互斥或運算

37a-37c 虚線波形

Tp1-tp7、t1-t5 時點

t d 時 段

OPO、 OP 邏輯運算

Sp(1)-Sp(N) 數種

Ep1-Ep4、E1-E4 輸出埠

CL1-CL4 控制埠 RS1-RS4 重設端

Mp1-Mp4 · Np1-Np4 · Kp1-KP4 · M1-M4 · N1-N4 · K1-

K 4

訊號

Sc0 拌波碼

直流電源

Ra、Rb 電阻

Ca、Cb 電容

NO

節點

#### 六、申請專利範圍


一種網路介面電路,用來將訊號傳輸至一網路的不一 同網路節點;該網路介面電路包含有:



- 一第一拌碼器,用來將一第一訊號與一第一拌波碼 進行一邏輯運算以產生一第一傳輸訊號;
- 一第二拌碼器,用來將一第二訊號與一第二拌波碼 進行該邏輯運算以產生一第二傳輸訊號,其中該第二拌 波碼與該第一拌波碼係實質相異,使得即使該第一訊號 與該第二訊號相同,該第一傳輸訊號與該第二傳輸訊號 亦為相異;以及

兩傳輸埠,分別用來將該第一傳輸訊號及該第二傳 渝訊號傳輸至該網路的對應網路節點。

- 2. 如申請專利範圍第1項之網路介面電路,其中該第 拌碼器另包含有一第一亂數產生器,用來對一第一數種 進行一第二邏輯運算,以產生該第一拌波碼;而該第二 拌碼器另包含有一第二亂數產生器,用來對一第二數種 進行該第二邏輯運算,以產生該第二拌波碼,其中該第 一數種及該第二數種係實質相異,使得該第一拌波碼與 該第二拌波碼為相異
- 如申請專利範圍第2項之網路介面電路,自該第一拌 碼器開始產生該第一傳輸訊號起之一預設時段後,該第 一數種之數值內容便會更新,自第二拌碼器開始產生該 第二傳輸訊號起之該預設時段後,該第二數種之數值內



# 容也會更新。




- 4. 如申請專利範圍第 3項之網路介面電路,其中該第一 拌碼器係在接收一第一重設訊號後,開始產生該第一傳 輸訊號,而該第二拌碼器係在接收一第二重設訊號後開 始產生該第一傳輸訊號,其中該第一重設訊號與該第二 重設訊號係在不同的時間分別被傳輸至該第一拌碼器及 該第二拌碼器,使得該第一拌碼器及該第二拌碼器會在 不同的時間開始產生該第一傳輸訊號及該第二傳輸訊 號。
- 5. 如申請專利範圍第4項之網路介面電路,在該第一拌碼器接收該第一重設訊號時,該第一數種會被設定為一初始值,而在該第二拌碼器接收該第二重設訊號時,該第二數種也會被設定為另一初始值。
- 6. 如申請專利範圍第 1項之網路介面電路,更另包含有一第一編碼器及一第二編碼器,分別用來將該第一傳輸訊號及該第二傳輸訊號以相同的方式編碼,而該兩傳輸埠係用來將編碼後的該第一傳輸訊號及編碼後的該第二傳輸訊號分別傳輸至該網路的對應網路節點,在此該第一編碼器及該第二編碼器係將原本由數位「0」與「1」組成的訊號編碼為由數位「0」、「1」與「-1」組成的訊號。




- 7. 如申請專利範圍第1項之網路介面電路,其中該邏輯運算為互斥或運算。
- 8. 一種網路介面電路,用來將訊號傳輸至一網路的不同網路節點;該網路介面電路包含有:
- 一重設電路,用來產生一第一重設訊號及一第二重設訊號;
- 一第一訊號電路,至少包含一第一拌碼器,當該第一訊號電路接收到該第一重設訊號時,該第一訊號電路 更會開始至少使用該第一拌碼器將一第一訊號與一第一 拌波碼進行一邏輯運算以產生一第一傳輸訊號;
- 一第二訊號電路,至少包含一第二拌碼器,當該第二訊號電路接收到該第二重設訊號時,該第二訊號電路便會開始至少使用該第二拌碼器將一第二訊號與一第二拌波碼進行該邏輯運算以產生一第二傳輸訊號,在此該第二傳輸訊號與該第一傳輸訊號係彼此相異;以及

兩傳輸埠,用來將該第一傳輸訊號及該第二傳輸訊號分別傳輸至該網路的對應網路節點。

9. 如申請專利範圍第8項之網路介面電路,該重設電路係在不同時間分別產生該第一重設訊號及該第二重設訊號,使得該第一訊號電路開始產生該第一傳輸訊號的時間與該第二訊號電路開始產生該第二傳輸訊號的時間並



### 不相同。



11. 一種使用於一網路介面電路的方法,用來控制該網路介面電路的訊號傳輸,以利用該網路介面電路將訊號傳輸至一網路的不同網路節點;該使用於網路介面電路 了方法包含有:

將一第一訊號與一第一拌波碼進行一邏輯運算以產 生一第一傳輸訊號,並將一第二訊號與一第二拌波碼進 行該邏輯運算以產生一第二傳輸訊號,在此該第二拌波 碼與該第一拌波碼實質相異,使得即使該第一訊號與該 第二訊號相同,該第一傳輸訊號與該第二傳輸訊號亦為 相異;以及


將該第一傳輸訊號及該第二傳輸訊號分別傳輸至該網路的對應網路節點。

12. 如申請專利範圍第 11項之方法,係對一第一數種進行一第二邏輯運算以產生該第一拌波碼,以及對一第二數種進行該第二邏輯運算以產生該第二拌波碼,在此該第一數種與該第二數種係實質相異,使得該第一拌波碼




與該第二拌波碼亦為相異。

- 13. 如申請專利範圍第12項之方法,當該第一傳輸訊號開始產生後,該第一數種之數值內容會在一預設時段之後被更新,而當該第二傳輸訊號開始產生後,該第二數種之數值內容會在該預設時段之後被更新。
- 14. 如申請專利範圍第 13項之方法,係在接收到一第一重設訊號後開始產生該第一傳輸訊號,以及在接收到一第二重設訊號後開始產生該第一傳輸訊號,在此該第一章設訊號與該第二重設訊號係在不同的時間分別啟動使用該第一數種與該第二邏輯運算產生該第一拌碼波之一程序以及使用該第二數種與該第二邏輯運算產生該第二拌碼波之一程序,使得該第一傳輸訊號及該第二傳輸訊號人一程序,使得該第一傳輸訊號及該第二傳輸訊號人一程序,使得該第一傳輸訊號及該第二傳輸訊號人一程序,使得該第一傳輸訊號及該第二傳輸訊號
- 15. 如申請專利範圍第14項之方法,該第一數種會在該第一重設訊號被接收到時一併被設定為一初始值,而該第二數種也會在該第二重設訊號被接收到時一併被設定為另一初始值。
- 16. 如申請專利範圍第 11項之方法,係以相同的方式編碼該第一傳輸訊號及該第二傳輸訊號,並且該兩傳輸埠係用來將編碼後的該第一傳輸訊號及編碼後的該第二傳



輸訊號分別傳輸至該網路的對應網路節點,在此該方式 係將原本由數位「O」與「1」組成的訊號編碼為由數位 「O」、「1」與「-1」組成的訊號。




18. 一種使用於一網路介面電路的方法,用來控制該網路介面電路之訊號傳輸,以利用該網路介面電路將訊號傳輸至一網路的不同網路節點;該使用於網路介面電路 5方法包含有:


接收一第一重設訊號及一第二重設訊號;


一接收到該第一重設訊號時,便將一第一訊號與一第一拌波碼進行一邏輯運算以產生一第一傳輸訊號,並且在一接收到該第二重設訊號時,便將一第二訊號與一第二拌波碼進行該邏輯運算以產生一第二傳輸訊號,在此該第二傳輸訊號與該第一傳輸訊號係彼此相異;以及將該第一傳輸訊號及該第二傳輸訊號分別傳輸至該網路的對應網路節點。

19. 如申請專利範圍第18項之方法,係在不同時間分別產生該第一重設訊號及該第二重設訊號,使得開始產生該第一傳輸訊號的時間與開始產生該第二傳輸訊號的時間並不相同。




20. 如申請專利範圍第18項之方法,其中該第一拌波碼及該第二拌波碼係實質相異,使得即使該第一訊號與該第二訊號相同,該第一傳輸訊號及該第二傳輸訊號亦為相異。









画

